RISC-V 非特权基础指令集学习资料:RV32I、RV64I、Zifencei、Zicsr
严格基于 RISC-V 官方非特权 ISA 规范,系统梳理 RV32I、RV64I 差异与新增、Zifencei、Zicsr 的全部基础指令,并给出适合初学者检索和复习的参考表。
严格基于 RISC-V 官方非特权 ISA 规范,系统梳理 RV32I、RV64I 差异与新增、Zifencei、Zicsr 的全部基础指令,并给出适合初学者检索和复习的参考表。
从内核设计者的角度解释 Linux 6.11 在 RISC-V 上为什么要先建早期页表,它如何帮助内核跨过 MMU 切换、FDT 读取和最初的虚拟地址落地。
从整体 ISA 视角入门 RISC-V:先弄清 RV32I、RV64I、寄存器、指令格式和扩展命名,再梳理最常用的基础指令组。